2.5D / 3D 先进互连电性工程师(J10774)

职位描述

1.先进封装系统级 SI/PI 设计与分析

负责 2.5D / 3D 先进封装（Interposer、FANOUT、Chiplet、HBM 堆叠等）的信号完整性（SI）与电源完整性（PI）建模、仿真和优化

覆盖 die-to-die、die-to-wafer, die-to-interposer、interposer-to-package、package-to-board 的全链路分析

2.高速接口与高带宽系统分析

支持高速接口（SerDes、DDR/HBM、PCIe、UCIe， 3D buffer’ 等）的通道建模、眼图、抖动、时序与噪声分析

针对高带宽、高并行 I/O 场景，提出 SI/PI 优化方案（拓扑、走线、阻抗、去耦、电源网络设计等）

3.PDN 设计与电源噪声控制

根据芯片应用场景， 建立芯片的CPM 模型， 特别3D 整合中不同子芯片的组合。

构建多层封装 PDN 模型，分析 IR Drop、Ldi/dt、SSN、谐振与电源噪声

与芯片、电源、基板设计团队协作，优化去耦电容配置、RDL/TSV/μ-bump 参数

研发封装集成的电源整流包含电感及开关器件优化。

4.多物理场协同分析

与热、机械工程师协作，评估 电与热、电迁移（EM）、应力、可靠性的耦合影响

支持 3D 堆叠封装中 TSV、微凸点（μ-bump）和 RDL 的可靠性设计

5.EDA 工具与方法学建设

使用并优化 SI/PI 仿真工具流程

建立先进封装 SI/PI 设计指南、checklist 和 sign-off 标准

6.跨团队协作与技术支持

与芯片设计、工艺， 基板、PCB、系统、制造及测试团队紧密合作

支持芯片 bring-up、实验验证、硅后问题分析和 debug

任职要求

1.教育背景

电子工程、微电子、通信、物理或相关专业硕士及以上学历

2.专业经验

3年及以上 SI/PI 相关经验，有 2.5D / 3D / 先进封装项目经验者优先

熟悉先进封装架构：Interposer（硅/有机）、FANOUT、Chiplet、HBM、TSV， 3DIC

具备 Python / Tcl 等脚本能力，用于仿真自动化和数据分析

有硅后测试、实验 correlation 或量产问题 debug 经验优先

3.SI/PI 技术能力

扎实的高速信号理论基础：传输线、S 参数、时域/频域分析

熟悉 PDN 建模、IR Drop、SSN、去耦设计与谐振分析

了解开关电路及IO电路优先

4.EDA 工具

熟练使用至少一种主流 SI/PI 仿真工具（Ansys / Cadence / Keysight 系列）

能独立完成模型搭建、仿真、结果分析和问题定位

5.团队协作：

对内对外沟通顺畅，配合设计与工艺团队建模型，仿真结果后给出设计建议

对先进封装和高性能计算技术有强烈兴趣和持续学习能力， 强烈自驱

6.沟通能力：

能够进行中英文沟通书写