DTCO工程师（Ref Design Flow Development、STCO、Signoff Study）(J10532)

职位描述

在先进工艺时代，DTCO已成为突破产品PPAC瓶颈的核心方法论。我们诚邀具备跨域视野的工程师，聚焦三大技术方向之一，深度参与从器件物理到系统应用的全栈协同优化，助力下一代高性能芯片与工艺平台定义。

各方向核心职责

1. Ref Design Flow Development

• 搭建/验证先进节点物理实现的参考流程（RTL→GDSII），支持产品设计团队导入新工艺。

• 与工艺团队及Foundry合作优化工艺和Design Rule，提高block level PPA。

• 与STC设计团队协同优化新节点STC版图设计及使用规则。

• 与Foundry/EDA厂商联合优化工具链，主导新EDA工具导入，解决EDA/工艺适配问题。

• 与PDK团队与Foundry合作优化及检查PDK，优化PDK质量及运行效率。

2. STCO

• 与Foundry合作，基于公司需求开发3DIC工艺及PDK。

• 参与3DIC产品技术路线图制定，整合3DIC方案。

• 评估3DIC工艺及各功能组合对系统PPA影响，提出跨层级优化方案。

• 评估并导入3DIC EDA 工具，建立3DIC设计平台。

3. Sign off Study

• 构建新工艺节点Signoff签核框架。

• 分析Si数据与仿真偏差，校准各类OCV模型。

• 支持STC团队输出cell level timing margin

• 优化Signoff corners与统计时序方法（SSTA），支撑Tape-out决策。

• 产品critical path仿真分析，支持工艺团队良率优化。

• 新型Signoff工具的评估和导入。

任职要求

资深社招人员（3年以上经验）

共同基础要求：

•硕士及以上学历，微电子/电子工程/计算机等相关专业

•深入理解CMOS器件物理、先进制程工艺及数字IC设计全流程

•精通Python/Tcl/Shell，具备流程自动化开发能力

•优秀的跨团队协作与技术文档撰写能力

专项能力要求

Ref Flow

• 完整主导过1个以上先进节点（7nm及以下）Reference Flow开发。

• 熟悉Candence/Synopsys物理实现工具链之一。

STCO

• 有系统-工艺协同项目经验（如DRAM on Die, Logic Die on Logic Die）。

• 熟悉主流3DIC工艺方案，了解关键工艺制程细节。

• 掌握3DIC流程整合工具(如integrity 3dic)，了解3DIC设计流程关键PDK的工作逻辑。

Signoff

• 深度参与过先进节点Tape-out，主导Signoff流程搭建及标准制定

• 精通PrimeTime/RedHawk/Voltus，熟悉主流Foundry Signoff guide

• 熟悉AOCV/POCV建模及分析流程工作。

校招人员（2025届硕士/博士应届生）

共同基础要求：

•微电子/集成电路/计算机体系结构等相关专业硕士或博士

•扎实的半导体物理、数字电路、计算机体系结构理论基础

•具备Python/C++/Tcl编程能力，有脚本开发或自动化项目经验

•强烈的技术好奇心、逻辑思维与团队协作精神

倾向背景

Ref Flow

• 熟悉数字IC设计流程（综合/PR/验证）

• 有EDA工具使用经验或开源流程实践（如OpenROAD）

STCO

• 参与过体系结构/算法优化项目

• 了解Chiplet/3D IC/新型计算架构，对“应用驱动设计”有热情

Signoff

• 修读过时序分析、物理验证相关课程

• 有Signoff工具基础操作经验或课程设计项目

________________________________________

加分项

•有国产及先进工艺全流程开发经验或基于国产先进工艺的DTCO工作经验。

•有Foundry/EDA PDK开发、EDA算法研究或开源EDA项目贡献经验

•在ISSCC/DAC/VLSI/IEDM等顶会发表相关论文