数字IC验证工程师（2027届）(J10493)

职位描述

1、负责数字电路模块级及系统级功能验证，编写验证计划、测试用例和验证报告；

2、基于UVM/SystemVerilog搭建可复用、可扩展的验证平台；

3、执行仿真调试，分析波形与日志，协助定位设计缺陷，完成功能覆盖率与代码覆盖率分析；

4、协同设计工程师定位并解决RTL功能时序等问题；

5、运用断言（SVA）、形式验证工具辅助功能覆盖与缺陷定位

任职要求

1、具备扎实的数字电路基础，熟悉Verilog语言及基本RTL设计概念，掌握UVM验证方法学者优先；

2、熟悉主流EDA工具（Synopsys VCS/DC、Cadence Xcelium/Genus等；

3、具备脚本开发能力（Python/Perl/Tcl/Shell/Makefile），能编写简单自动化脚本辅助验证工作；

4、具备良好的学习能力、逻辑思维能力和团队协作意识，能快速适应研发节奏并主动推进任务；