DE：模拟版图设计(J10121)

职位描述

工作职责：

负责eflash IP 版图的设计, eeprom,otp & sram 版图设计 ，以及对应IP testchip 版图

负责模拟版图Top & block 的实现，与前端沟通协调，把控版图项目的进度，按时TO

负责gds Tapeout 和 JDV check

负责IP版图的 后端 DK生成，如 lef，frame-gds等

负责PDK使用过程中的问题，及时与PDK team沟通

任职要求

1. 理解电路、版图设计的需求；

2. 独立完成模拟电路版图顶层和模块版图设计、芯片集成和后端验证。

3. 有40nm及以下 eflash版图经验优先, 熟悉eeprom otp & sram 等memory版图设计经验佳。

4. 微电子、集成电路等相关专业，本科及以上学历，具有 8年以上版图经验。

5. 熟悉 模拟，bcd工艺和混合信号集成电路版图设计经验佳；

6. 熟悉 UNIX(Linux)平台，版图设计工具，熟练掌握 DRC，LVS，LPE 等版图验证流程；

7.有极好的耐心和团队合作精神，实现版图的最优化设计；