封装设计工程师

职位描述

1. 封装版图设计：负责封装版图全流程设计工作，包括基板 Layout、Bump/RDL 设计、ball map 规划，基于 Cadence Allegro 工具完成版图绘制、布线优化；

2. 产品生产可行性评估工作：对封装设计进行前期预仿真工作（热仿真/翘曲仿真），对接封装厂，制定和执行封装设计可行性方案。

3. 封装设计的仿真验证工作：包括使用 Cadence PowerDC 等工具完成电源部分 PI 仿真工作，并对产品基于电源应用场景设计 layout 进行设计优化；

4. 协同：总结封装版图设计规范，协同射频工程师&SIPI工程师、测试团队，完成封装方案评审、版图设计，投版制作。

任职要求

1. 精通 Cadence Allegro 全流程设计，能独立完成复杂基板的 Layout、Bump/RDL 设计及 Ball Map 规划。熟练掌握约束管理器，能进行高速信号布线优化及规则驱动设计，确保版图一次性投版成功率。

2. 熟悉主流封装厂的设计规则与工艺能力，具备封装设计前期 热仿真、翘曲仿真的预评估经验。能提前识别基板分层、翘曲超标等风险，并制定可落地的可行性方案。

3. 熟练运用 Cadence PowerDC 等工具进行电源完整性仿真。能从电源应用场景出发，识别并解决直流压降与电流密度问题，并通过优化 Layout（如叠层、铜皮、过孔设计）指导版图迭代，达到产品目标阻抗要求。

4. 具备跨领域协同经验，能与 射频、SIPI 及测试团队高效配合，主导封装方案评审，从物理实现角度给出结构优化建议。能系统化总结并输出封装版图设计规范，推动团队能力复用。

5. 硕士及以上学历，电子封装、微电子或相关专业，3年以上IC封装基板设计经验。至少独立完成过2款产品从可行性评估、版图设计到封装厂投版回片的全流程闭环。