CD011-DFT工程师(J11858)

职位描述

1.参与芯片DFT架构设计与实现：使用业界主流EDA工具（如Mentor Tessent）进行扫描链插入、压缩逻辑插入、MBIST/Boundary Scan插入等，并进行相关功能验证。

2.DFT相关时序分析：理解DFT模式下的时序约束，参与相关时序检查与收敛工作。

3.测试问题定位与解决：协助分析测试过程中出现的问题，并提出解决方案。

4.文档编写：撰写和维护DFT设计文档、实现报告和验证报告。

任职要求

1.硕士学历，微电子、集成电路设计与集成系统相关专业。

2.扎实的数字电路基础知识（组合逻辑、时序逻辑、状态机等），熟悉Verilog或VHDL硬件描述语言；了解半导体物理、CMOS工艺基础；了解基本的芯片设计流程。

3.熟悉Linux操作系统和基础脚本（如Tcl, Perl, Python）。

4.专业技能（加分项），接触过DFT相关概念(Scan, ATPG, BIST, JTAG等)；了解逻辑综合或静态时序分析（STA）的基本概念; 使用过EDA工具（如VCS, Verdi, Design Compiler等）。