版图设计工程师(J11217)

职位描述

1、负责存储器版图整体或局部规划，系统级版图集成及互连；

2、负责存储器阵列及外围电路版图设计；

3、负责模拟模块及定制数字电路版图设计，包括带隙、传感放大器、LDO、锁相环、ADC、DAC等；

4、负责IO相关的版图布局或物理设计；

5、负责版图物理验证及tape out数据release；

6、同工艺团队沟通GDR rule及相关规则评估确认；

7、完成上级交代的其他工作。

任职要求

1、本科以上学历，微电子、电子工程、计算机、物理等相关专业,3年及以上相关工作经验；

2、熟悉CMOS基本电路结构，熟悉CMOS工艺制程；

3、熟悉版图设计flow，熟悉calibre/cadence等版图设计工具，熟练掌握LVS/DRC/QRC验证和调试工具，具有相关验证和调试经验；

4、具有芯片级/模块级/器件级全定制版图布局及设计经验；

5、具有Virtuoso XL原理图驱动布局设计流程经验；

6、具有良好的沟通能力和团队合作精神；

7、较强的逻辑思维能力、学习能力、创新能力、分析解决问题能力及抗压能力；

8、积极主动，稳重踏实，工作严谨，责任心强。