IP IC设计工程师（AI）

职位描述

1. 负责AI相关IP模块的技术方案设计与架构定义，包括但不限于神经网络加速器（NPU）、矩阵运算单元（TPU）、AI专用数据通路等核心模块的设计与优化；

2. 主导AI IP的RTL实现与交付，完成Spec制定、RTL编码、SDC/UPF约束开发，支持IP集成到SoC系统；

3. 与算法团队紧密协作，针对AI模型特性（如Transformer、CNN/RNN）优化硬件架构，提升能效比和吞吐率，支持量化、稀疏化等算法适配；

4. 协同验证团队制定验证计划，覆盖AI场景功能测试、性能建模（如TOPS/Watt）、边缘案例（Corner Case）及覆盖率收敛；

5. 支持中后端设计，确保时序、功耗、面积（PPA）目标达成，优化AI IP的物理实现（如数据流布局、低功耗设计）；

6. 探索AI芯片前沿技术（如存算一体、动态精度计算），推动IP技术创新与专利布局。

任职要求

1. 硕士及以上学历，集成电路、微电子、计算机、人工智能等相关专业；

2. 3年以上ASIC/IP设计经验，具备AI加速器、GPGPU或DSP设计经验者优先；

3. 熟练掌握ASIC设计全流程及工具链：

1. 设计：Verilog/SystemVerilog、UVM、VCS/XCELIUM、Spyglass；

2. 低功耗：UPF/CPF、Power Artist；

3. 中后端：DC/PT、Formality、时序约束（SDC）；

4. 深入理解AI硬件架构：

1. 熟悉AI加速器关键技术（如脉动阵列、数据流优化、内存分级设计）；

2. 了解主流AI框架（TensorFlow/PyTorch）及模型压缩技术（剪枝、量化、知识蒸馏）；

3. 熟悉AI芯片接口协议（AXI/CXL、NoC互联）及系统级协同设计；

5. 具备计算机体系结构基础，掌握ARM/RISC-V指令集扩展、多核一致性（Cache Coherency）、AI专用指令设计经验者优先；

6. 熟悉AI行业应用场景（如自动驾驶、边缘计算、大模型推理），有端到端性能分析与调优经验者优先；

7. 具备优秀的跨团队协作能力，能高效对接算法、软件及系统团队，对技术有热情，逻辑严谨，责任心强