SOC验证工程师

职位描述

1.负责 SoC 芯片中高速接口子系统（USB 3.x/4, SATA 3.x, eMMC 5.x, DDR4/5/LPDDR4/5, Ethernet 10/25/40/100G）的全流程验证：制定验证计划、搭建 UVM 环境、开发用例并调试；

2.集成或开发 VIP，完成协议一致性、时序收敛、电源管理、错误恢复等验证；

3.设计随机约束与定向测试，覆盖各接口的核心场景：

DDR：控制器+PHY 联合验证，初始化、校准、带宽压测、低功耗模式；

USB/SATA/eMMC：设备枚举、数据流传输、热插拔、异常处理；

Ethernet：MAC/PCS 验证（流控、VLAN、TSN、巨型帧），SerDes 链路训练，外部 PHY 接口（XGMII、USXGMII、KR）；

4.协助 FPGA 原型验证及芯片回片后的硅后调试，定位高速接口硬件/软件问题；

5.收集并分析功能覆盖率与代码覆盖率，完成验证签核。

任职要求

基本条件：

1.微电子、电子工程、计算机等相关专业硕士及以上学历，本科需 3 年以上相关经验；2 年以上 SoC 或 IP 级验证经验，熟悉 ASIC 验证全流程。

专业技能：

1.精通 SystemVerilog 和 UVM，能独立搭建模块级/子系统级验证环境；

2.至少深入掌握以下两种或以上高速接口协议，并有实际项目验证经验：

USB（2.0/3.x/4，熟悉 OTG、Type-C Alt Mode 优先）；

SATA（2.0/3.x，熟悉 AHCI、NCQ、Port Multiplier）；

eMMC（5.0/5.1，熟悉 Boot、RPMB、HS400 模式）；

DDR（DDR4/5 或 LPDDR4/5，熟悉 DFI 接口、Controller 与 PHY 交互）；

Ethernet（10/25/40/100G，熟悉 802.3 标准，掌握 MAC、PCS、RS-FEC、1588、TSN 优先）；

3.熟练使用脚本语言（Python/Perl/Tcl/Makefile）；

4.熟悉总线协议（AXI/AHB/APB）及调试工具（VCS/Xcelium/Questa、Verdi）。

加分项：

1.有多接口同时工作的场景验证经验（如 USB+SATA+Ethernet 并发下的 DDR 带宽争用）；

2.熟悉功耗感知验证（UPF）或门级后仿；

有 PCIe/CXL 等其它高速接口经验。