EMU验证工程师

职位描述

岗位职责：

1、Palladium 平台验证执行

使用 IXCOM 工具链完成大型 SoC/IP 从 RTL 到 Palladium 的综合、编译与映射；

配置并运行 In-Circuit Emulation (ICE) 与 Virtual Interface (VI) 模式，对接真实外设或虚拟模型；

负责 Palladium 与 Protium 的协同验证流程（Dynamic Duo），实现仿真到原型验证的无缝迁移。

2、Emulation 方法学与加速

设计并优化基于 Transaction-Based Acceleration (TBA) 的验证方案，通过 SCE-MI/TLM 2.0 接口实现软硬件高效通信；

搭建 UVM-based Co-Emulation 环境，将 Testbench 运行于软件仿真器，DUT 加速于 Palladium；

优化编译时间、Bring-up 时间及系统吞吐量，提升 Gate Capacity 利用率。

3、调试与问题定位

使用 xeDebug、SimVision、Indago 等工具进行全信号可见的确定性调试（Deterministic Debug）；

分析并解决 Palladium 运行中的时序、资源竞争、信号完整性及协议一致性问题；

支持波形 Dump、覆盖率收集（Code/Functional Coverage）及断言验证（SVA/PSL）。

4、系统级验证与软件 Bring-up

支撑 OS、Driver、Firmware 的提前 Bring-up，完成 HW/SW Co-Verification；

验证高速接口（PCIe Gen4/5、DDR4/5、Ethernet 100G、USB3/4）及 AMBA（AXI/ACE/CHI）协议一致性；

参与 Post-Silicon Validation 前的软硬件协同回归测试。

5、流程与平台建设

建立 Palladium 验证流程规范，包括编译脚本、运行环境、资源调度及数据管理；

评估并引入 AI 辅助等新技术，持续优化验证效率与成本。

任职要求

岗位要求：

1、本科及以上学历，微电子、电子工程、计算机等相关专业；

2、3 年以上数字芯片验证经验，至少 2 年以上 Palladium/Veloce/Zebu 等硬件仿真平台实战经验；

3、精通 Verilog/SystemVerilog，熟悉 UVM 验证方法学；

4、熟练使用 IXCOM 完成 Palladium 编译、运行及调试；

5、深入理解 SCE-MI、TLM 2.0 等事务级接口标准；

6、熟悉 AXI、ACE、PCIe、DDR 等总线/接口协议；

7、具备较强的问题分析能力，能独立完成复杂 Bug 的定位与修复。

优先考虑：

- 有 Palladium Z2/Z3 或 Protium X1/X2 实际项目经验；

- 具备大型 SoC（>10M gates）Emulation 验证全流程经验；

- 熟悉 SV DPI-C 编程，具备软硬件协同开发能力；

- 有 Power Analysis（Voltus/Joules）或 Performance Validation 经验；

- 了解 FPGA 原型验证（Protium/Synopsys HAPS）及与 Emulation 的差异。