SOC设计工程师（Power方向）(J10953)

职位描述

1. 低功耗方案设计

参与芯片低功耗设计方案的制定与实施，包括门控时钟（Clock Gating）、电源门控（Power Gating）、多电压域（Multi-Voltage）等低功耗技术

2. 功耗分析

负责功耗分析，使用PTPX、powerArtist等工具进行动态/静态功耗评估，完成全芯片功耗数据分析。

2. 功耗优化

负责推动模块功耗优化实现，包括微架构优化，RTL coding 优化，流程上功耗优化

任职要求

1. 学历与专业

硕士及以上学历，微电子、集成电路、电子工程、通信、计算机等相关专业

2. 专业技能

扎实的数字电路基础，熟练掌握Verilog / SystemVerilog设计与仿真

对低功耗设计技术有基本了解（如门控时钟、多电压域、功耗评估方法等）

熟悉常用EDA工具（如PowerArtist, PTPX, powerreplay等）者