微电子中心-研究/工程技术岗-数字电路类(J10230)

职位描述

数字电路类包含前端设计、中端设计、后端设计、SoC设计、DDR设计等方向，部分方向简介如下：

方向一：前端设计

1.根据芯片架构规格书，编写详细设计文档，完成模块或子系统的RTL代码实现，并能优化时序、功耗及面积，做好代码质量工作；

2.参与设计评审，提供技术方案并评估实现风险；

3.设计关键数字电路模块（高速接口、计算引擎、存储控制器等）；

4.协助参与Emulator调试、芯片bring up等。

方向二：中端设计

1.从事数字芯片 Front-end flow 方面相关工作（逻辑综合和时序分析，以及优化/收敛、约束编写、PPA 分析）；

2.主要工作内容为：synthesis、DFT、formal verification、STA、power analysis、Tetramax 等；

3.工艺、lib、memory 评估；

4.协助进行系统时钟、复位设计；

5.协助进行低功耗相关方案设计；

6.根据 spec 编写 UPF/SDC 等约束文件；

7.实现芯片顶层及子模块的相关 DFT RTL 代码编写，扫描链、MBIST 电路、边界扫描电路插入，以及测试 pattern 的生成及仿真等；

8.协助物理实现工程师解决物理功能模块平面布局图设计、时序分析、优化/收敛方面的问题。

方向三：后端设计

1.协助前端工程师，参与前期设计 PPA 的评估工作；

2.负责完成从 RTL 到 GDS 的物理实现；

3.负责 Block-Level 或 Chip-Level 的 STA 及 Timing Closure；

4.负责完成 PV/PA 等 SignOff 工作；

5.芯片的动态静态功耗分析，包括功耗以及 EM/IR 分析；

6.芯片签核：时序/功耗/物理工艺等。

方向四：SoC设计

1.负责 SoC 系统设计，包括：定义 spec、SoC 集成、IP 选型和 RTL 设计；

2.参与 SoC 的 clock/reset/low power/debug 设计；

3.支持 SoC 验证和软件开发调试；

4.负责创建人工智能芯片和异构计算 SOCs，直接与物理设计、CAD、软件、DFT 和其他团队进行交互；

5.设计片上 Fabric，理解片上总线性能、功耗的关键点；

6.参与定义和创建方法，在将来创建更高效、更灵活的 SOCs。

方向五：DDR设计

1.独立负责DDR子系统整体设计与开发工作，能够完成模块方案设计、RTL代码编写、代码规范化及质量自查优化工作；

2.熟练掌握时序约束文件（SDC）编写与迭代，可独立开展逻辑综合、形式化验证（Formal）等前端设计流程工作；

3.具备全流程协同支撑能力，可高效配合后端布局布线、时序收敛等后端设计工作；

4.支持DDR子系统及对应IP的功能、性能验证，配合验证团队完成问题定位、方案迭代与缺陷修复；

5.支持芯片后片后的板级调试、功能点亮、性能调优及问题排查，保障DDR子系统从前端设计、中后端落地到芯片量产调试的全流程顺利交付。

任职要求

方向一：前端设计

1.微电子、电子工程、计算机、通信等相关专业硕士/博士/博后。

2.精通Verilog/SystemVerilog，熟悉Python/Perl/TCL/Bash等脚本语言。

3.熟悉主流EDA工具（VCS仿真、Design Compiler综合、Spyglass lint检查等）。

4.深入理解数字电路设计（存储控制、数据通道、状态机、跨时钟域处理等）。

5.熟练掌握常用总线协议，如AMBA AXI、APB、AHB等；

6.具备团队协作意识，良好的问题分析能力，擅长与验证、后端工程师沟通。

7.熟悉芯片设计全流程，并有流片的经验或FPGA原型验证经验优先。

8.熟悉PCIe/DDR/NOC等模块开发经验，或者GPU架构等优先。

方向二：中端设计

1.电子工程或计算机科学相关专业硕士/博士/博后；

2.熟练使用 Verilog HDL 或 System Verilog；

3.熟悉常用的 EDA 工具，如：Synopsys VCS, Verdi, Cadence IUS, Mentor QuestaSim 等；

4.有过 ASIC 设计经验背景者优先；

5.有物理实现背景者优先；

6.有低功耗或 DFT 背景者优先；

7.熟悉数字低功耗 Front-end flow，有多电源域设计经验，熟练掌握 power gating、isolation、level shifter、retention 等 Front-end flow 技巧。

方向三：后端设计

1.电子及相关专业硕士/博士/博后；

2.熟悉 Physical Design 的设计流程，负责从 RTL 到 GDS 的物理实现；

3.熟悉主流后端设计工艺，有 12nm/7nm/5nm 等先进工艺 TapeOut 经验者优先；

4.掌握主流后端 EDA 软件的使用，具备 STA 分析经验，参与过大型芯片 timing Closure 相关经验者优先；

5.熟悉和掌握 PV/PA 等 SignOff 流程；

6.熟悉 Unix/Linux 工作环境，掌握 Tcl/Perl/Shell 等脚本编程技能；

7.具备较强的思考问题、独立分析问题。

方向四：SoC设计

1.微电子、计算机等相关专业硕士/博士/博后；

2.熟悉 SoC 架构和顶层接口，有高性能或先进工艺 SoC 设计经验优先；

3.有扎实的 RTL coding 能力和设计经验；

4.熟悉 IC 开发流程，会使用 spyglass 等基本的前端 EDA 工具；

5.熟悉 python/tcl/perl 等流程常用脚本；

6.熟悉 DDR/PCIE/die2die/USB/ISP/ETH/displayUnit等协议和设计，有过 IP 集成经验优先；

7.熟悉 SoC pad、clock/reset、boot-up、debug 等方面的设计；

8.熟悉 AXI 等总线标准，有 CPU/fabric 等 IP 配置方面的经验；

9.熟悉 SOC low-power 设计，熟悉芯片电源方案、sequence、UFP 等方面的优先；

10.对 PCIE、DDR 或 HMB2 协议熟练者优先；

11.具有 NOC designer 经验者优先；

12.具有 ARM based SOC designer 经验者优先。

方向五：DDR设计

1.微电子、电子工程、计算机科学等相关专业硕士/博士/博后；

2.具备数字IC设计经验，熟练掌握DDR相关协议及架构，具备LPDDR4/4X/5/5X任意一代及以上技术基础者优先。