高级SOC设计工程师(PCIe方向)

职位描述

职位描述：

1. PCIe Gen6 IP 评估与集成。负责 PCIe Gen6 控制器 IP 及 PHY IP 的技术评估、选型与供应商对接，输出评估报告与集成方案。完成 PCIe IP在SoC中的集成，包括AMBA总线、端口配置、参数裁剪、时钟 / 复位 / 中断 / 电源管理（ASPM/APM）集成。处理 PCIe IP 与 DMA、内存控制器、中断控制器（GIC/MSI/MSI-X）等子系统的互联与协同。

2. PHY 与 SerDes 协同。负责 PCIe Gen6 PHY与控制器的接口集成，包括PIPE接口、Lane Margining、参考时钟、校准与训练流程的系统级联调。

3. 系统级验证与调试。 参与仿真 debug 与硅后 bring-up，定位协议级、互联级及系统级问题，推动 IP 供应商或内部团队修复。

4. 机密计算硬件支持。参与集成面向机密计算的硬件安全机制，如 PCIe IDE、DMA 访问控制、设备端 TEE、内存加密引擎（MEE/TME）接口等。与安全架构团队协作，定义设备级隔离、安全启动与远程证明（attestation）相关的硬件接口与集成方案。

任职要求

1. 电子工程、计算机科学或相关专业硕士及以上学历，5 年以上 SoC/IP 集成经验。

2. 熟悉 PCIe 协议，有 PCIe Gen6 IP集成经验优先。

3. 有主流商用 PCIe IP的集成、配置与验证经验。

4. 扎实的数字 IC 基础，能快速定位PCIe问题，熟练处理 CDC、复位、低功耗等问题。

5. 熟悉 AMBA 总线协议（AXI/ACE/APB）及常见 SoC 互联架构。

加分项：

1. 有机密计算、可信计算相关硬件集成经验。

2. 有AI、GPU领域从业经验。

3. 参与过 7nm 及以下工艺 SoC 的全流程集成与 bring-up。