高速接口IP验证项目/Function负责人(J10326)

职位描述

岗位描述

负责IP芯片验证方案和策略和验证计划，带领团队按验证计划、验证流程、质量流程完成所有验证任务，确保芯片零缺陷。

主要职责

1.担任IP VPL（项目验证负责人），制定整体验证方案和策略，以及芯片验证计划：评估芯片验证任务，做好任务划分，以及人力分配。

2.跨团队评审和对齐：和DE设计、系统架构团队、软件团队对齐规格，验证方案和策略，Feature和用例评审。

3.统筹验证环境架构，验证用开发，验证覆盖率收敛，帮忙协调和解决项目关键问题，推动规格缺陷、RTL缺陷闭环。

4.组织验证周报，风险识别，组织验证质量活动，输出验证质量评估报告，保证验证的完备性。

5.带领团队完成项目总结，优化仿真回归效率，沉淀可复用 CBB 验证组件，提升团队验证效率。

6.带领团队完成前仿真，后仿真，以及回片测试支持工作。

任职要求

任职要求

1.5 年以上高速接口领域数字验证经验，有 IP VPL/IP 验证负责人经验，有高速接口 IP 流片经历；精通 PCIe、C2C/UCle、光接口至少一类协议。

2.熟练 UVM、SystemVerilog，理解 MACPHY 交互，熟悉高速接口协议规范。

3.能够独立完成 IP 验证整体方案，识别协议、链路稳定性风险，组织验证关门评审。

4.具备跨团队推动问题解决的能力。