FPGA开发工程师(J10076)

职位描述

岗位职责：

主要从事FPGA/CPLD的编程工作，使用Verilog和SystemVerilog，完成代码编写、仿真、验证等工作。

任职要求

任职要求：

电子、计算机、自动化等相关专业，本科或以上学历；

3年以上的Verilog和SystemVerilog编程经验；

有至少两个以下领域产品开发经验：TCP/IP、PCIe、DDR3/4、JESD204B；

熟练使用Vivado；具有Quartus II使用经验者优先考虑；

具有高速图像、信号采集电路开发经验者优先考虑；

具有数字电路设计和调试经验者优先考虑；

具有良好的技术英语阅读和书面表达能力，CET6英语考试分数不低于535分。