资深芯片设计工程师-北京(J10319)

职位描述

系统集成与验证支持： 主导或深度参与GPGPU子系统在顶级SoC中的集成，包括与片上网络（NoC）、系统缓存、DDR/HBM控制器、其他加速器及CPU集群的接口设计与集成。与验证团队紧密合作，制定验证计划，支持模块级和系统级验证。

2. 负责或领导高速Die-to-Die（D2D）物理层（PHY）和控制器（Controller）的微架构设计与RTL实现。

3. 主导多Die系统互联的总体架构定义，评估并选择适合的互联标准（如UCIe、BoW、OpenHBI、专有协议等）和封装技术（2.5D/3D、CoWoS、EMIB、Foveros等）。

4. 设计高带宽、高能效、低延迟的片上网络（NoC）与跨Die互联适配层，处理多Die间的缓存一致性、内存语义和原子操作。

5. 物理设计协同：为综合与物理设计团队提供时序、面积和功耗的早期评估与约束；协同进行物理实现阶段的时序闭合与功耗优化，理解后端影响并提出前端解决方案。

任职要求

1. 计算机科学、电子工程、微电子等相关专业，硕士及以上学历。

2. 5年以上 高性能计算芯片（GPU/GPGPU/高性能CPU/NPU）前端设计经验，有成功流片经验。

3. 熟悉高性能SoC集成挑战，了解AMBA（AXI/ACE/CHI）或其他高速片上互联协议

4. 精通基于Chiplet的异构计算系统架构，深刻理解互联协议（至少精通UCIe、AIB、BoW或CXL中一种）、缓存一致性协议（如CCIX、CXL.cache）和高端NoC设计