封装设计工程师(J10286)

职位描述

方向一：Thermal工程师（芯片封装热设计方向）

一、工作职责

• 芯片级热架构设计：负责2D、2.5D、3D封装等的芯片级热架构设计，优化Die-to-Die、Die-to-Substrate的热传递路径，确保结温（Tj）满足要求。

• 封装热阻建模与优化：建立封装热阻网络模型（Rjc、Rja、Rjb、Ψjt、Ψjb等），优化封装热阻，降低芯片工作温度。

• 多物理场热仿真：利用ANSYS Icepak、Flotherm等工具进行芯片-封装-系统多尺度热仿真，考虑功率分布、TSV/μ-bump热效应、翘曲对散热的影响。

• TIM材料选型与验证：负责热界面材料（TIM1/TIM2）的选型、表征与可靠性验证，包括导热硅脂、相变材料、液态金属等，优化界面热阻。

• 先进封装热技术预研：跟踪前沿封装热管理技术（冷板式液冷、微流道散热、石墨烯等），推动新技术在先进封装中的落地应用。

• 跨域协同：与封装设计团队紧密协作，在封装定义阶段提供热设计约束。

二、任职资格

2.1 硬性条件

• 专业背景：微电子封装、电子封装技术、材料科学与工程、热能与动力工程、工程热物理、微电子学与固体电子学等相关专业。

• 理论基础：扎实掌握传热学、流体力学、工程热力学；熟悉半导体器件物理、封装工艺（Wire Bonding、Flip Chip、BGA、CSP、WLP等）者优先。

• 仿真能力：至少熟练使用一种热仿真工具（ANSYS Icepak / Flotherm），具备芯片级或封装级热建模经验。

• 测试能力：了解热阻测试标准（JEDEC JESD51系列），熟悉红外热像仪、T3Ster等热测试设备者优先。

• 英语能力：能流畅阅读英文技术文献、JEDEC标准及芯片Datasheet。

2.2 软性素质

• 对芯片封装与热管理有强烈兴趣，关注先进封装（Chiplet、3D IC、HBM等）及高算力芯片（GPU/AI加速器）散热技术趋势。

• 具备数据驱动的分析思维，善于从仿真结果、测试数据中提取关键洞察，形成可落地的优化方案。

• 具备良好的跨团队沟通能力，能在芯片设计、封装、基板、系统等多领域团队中有效传递热设计约束与建议。

• 工作细致严谨，对热阻数值、温度精度有高度敏感，追求仿真与实测的高度吻合。

三、加分项

1. 有芯片封装或功率器件热设计项目经验（课程设计、毕业设计、竞赛、实习均可），尤其是涉及高功耗芯片（>200W）散热方案者。

2. 有JEDEC标准测试经验。

3. 熟悉先进封装工艺流程（RDL、TSV、Hybrid Bonding等），了解封装翘曲、热应力对散热的影响。

4. 有OSAT（日月光、长电等）或Foundry（台积电、中芯国际等）实习/项目经历。

任职要求

方向二：封装Layout工程师

一、工作职责：

1. 芯片封装方案评估与选型。包括基板/封装厂能力评估，BOM制定，封装尺寸/叠层制定，ballmap排布，设计细节沟通等。

2. 与公司内部及客户的后端团队协同进行bump的选型，排布和审核。

3. 高速Serdes，DDR，HBM phy的设计迭代。IP相关的封装开发。

4. 与SI/PI团队及系统设计团队协同进行封装优化。

5. 封装基板设计和相关文档输出。包含substrate layout, POD, gerber, assembly instruction等。

6. 协调生产阶段出现的问题，进行失效分析，帮助封装厂进行工艺改进。

7. 先进封装2.5D, 3D工艺和封装技术的开发。

二、任职资格：

1. 全日制研究生及以上，半导体封装/材料/机械/微电子/自动化专业，需要有电子封装相关课程，科研项目或者实习经验。

2. 有封装设计相关经验优先。

3. 良好的团队合作精神，乐于沟通分享。

4. 乐于接受挑战、善于学习

5. 较好的英文读写交流能力