27届校招-数字前端设计/验证工程师（RTL开发）-深圳/西安/上海(J10776)

职位描述

1.理解芯片架构规格，在功能、性能、功耗及进度约束下完成模块逻辑设计与SOC集成；

2.参与芯片功能定义、接口规范制定，保障模块设计符合整体架构要求；

3.参与芯片功能规范文档解读，协助设计SystemVerilog/UVM验证环境架构；

4.开发可复用IP级验证组件，配合完成覆盖率驱动的测试集成工作；

5.编写定向测试用例覆盖关键路径，使用Formality开展RTL与门级网表等价性检查；

任职要求

1.硕士及以上学历，211院校优先，微电子、电子工程、计算机系统结构等相关专业；

2.具备ASIC/FPGA开发经验，熟悉数字电路前端设计流程者优先；

3.扎实掌握计算机体系结构与数字电路知识，具备建模仿真思维者优先；

4.参与过ASIC/FPGA板卡调试，动手能力强者优先；

5.熟悉Linux操作系统，具备Shell/Python脚本开发能力者优先；

6.掌握UVM验证方法学及Tcl/Python脚本开发能力者优先；

7.熟悉Cadence Incisive/VCS等仿真工具链者优先；