FPGA逻辑工程师（示波器）(J15673)

职位描述

1. 负责示波器高速数据采集系统的FPGA逻辑开发，包括：

- JESD204B/C接口实现（与ADC通信）

- 实时触发逻辑、数据预处理（降采样、滤波）

- 高速缓存管理（DDR3/4控制器优化）

2. 设计低延迟数据处理流水线，支持实时波形分析（如FFT、协议解码）

3. 配合硬件团队解决时序收敛、跨时钟域（CDC）问题

4. 参与示波器校准算法的FPGA实现

任职要求

- 电子/通信/计算机相关专业，本科5年或硕士3年以上FPGA开发经验 。

- 精通Verilog/VHDL，熟练使用Xilinx 7系列、Ultrascale系列FPGA。

- 有高速串行接口开发经验（JESD204B、PCIe、10G Ethernet等） 。

- 熟悉逻辑分析工具（ChipScope/SignalTap），能独立完成时序优化。

- 掌握数字信号处理（DSP）基础（如FIR滤波、插值算法）。

- 有示波器/频谱仪等测试仪器开发背景优先。