FPGA开发工程师（网络）(J10172)

职位描述

1、负责数通设备（交换机/DPU/TSN 设备）中 FPGA 模块的方案设计、RTL 编码及仿真验证，完成高速数据通路处理逻辑的实现与优化；

2、参与系统架构讨论，完成 FPGA 与 CPU、交换芯片、MAC/PHY 等外围器件的接口设计及时序收敛，支持 PCIe、以太网（1G~100G）、DDR 等高速互联协议。

3、针对交换机转发平面、DPU 数据面卸载或 TSN 时间敏感网络场景，完成报文解析、查表转发、流量调度、精确时间同步等关键逻辑的开发与调测。

4、搭建模块级与系统级仿真验证平台，编写测试用例，协同软件/硬件团队完成 FPGA 上板调试、问题定位及性能压测。

5、输出详细设计文档、接口说明及用户指导手册，支持产品全生命周期内的 FPGA 逻辑维护与版本迭代。

任职要求

1、本科及以上学历，电子、通信、计算机或微电子相关专业，5年左右 FPGA 设计开发经验，有数通、数据中心或工业以太网产品背景优先。

2、熟练掌握 Verilog/SystemVerilog 语言，熟悉 Xilinx 或 Altera 主流 FPGA 开发流程及工具链（Vivado/Quartus），具备复杂时序约束与收敛能力。

3、深入理解数通领域至少一种协议体系：以太网交换机相关协议（L2/L3 转发、VLAN、QoS、ACL）、DPU 数据中心相关协议（RDMA、RoCEv2、NVMe、VirtIO）或 TSN 协议族（802.1AS、802.1Qbv、802.1Qbu）。

4、熟悉 AXI、PCIe、DDR、SerDes、XAUI/CAUI 等高速总线接口标准，具备以太网 MAC/PCS 集成或自定义报文处理 Pipeline 开发经验。

5、具备良好的逻辑分析能力和动手调试能力，能熟练使用示波器、逻辑分析仪及片上调试工具（ILA/SignalTap）解决硬件链路与协议交互问题。

6、有较强的学习能力和问题解决能力，能够独立完成模块开发与调试。