Hybrid开发工程师(J10803)

职位描述

1. 构建高性能 Hybrid 仿真架构，负责高抽象层模型与 RTL 模型之间的动态切换、状态同步及总线一致性保障。

2. 主导软硬件协同验证方案，开发基于 DPI-C 的 BFM 或接口模型，处理 SoC 复杂总线事务的交互与解析。

3. 负责 SoC 系统级验证环境的搭建与性能优化，实现从上电引导到业务功能执行的自动化验证流程。

4. 深入参与软硬边界问题的故障排查，通过系统级 Debug 定位总线时序、缓存一致性及协议交互中的深层次 Bug。

5. 持续探索前沿仿真技术，研究开源模型集成及仿真效率提升方案，赋能芯片研发全周期。

任职要求

1. 985 院校本科及以上学历，芯片公司 SoC 验证或系统级验证领域 1-5 年工作经验。

2. 总线协议精通： 对片上总线协议有深入理解，必须熟练掌握 AXI、AHB、APB 等协议细节；熟悉 ACE 协议者优先，熟悉 CHI 协议者更佳。

3. 验证技能： 精通 SystemVerilog 验证方法学（UVM），具备复杂验证环境搭建与调试经验。

4. 系统级实践： 具备良好的 C/C++ 基础，有 Bare-metal 裸机测试用例编写经验，熟悉 SoC 系统级调试逻辑（如寄存器配置、地址空间映射等）。

5. 学习与协作： 具备极强的学习意愿，能够快速掌握软硬协同仿真架构，配合软件团队完成模型集成与系统级仿真任务。

6. 加分项：

- 了解 SystemC/TLM 2.0 建模；

- 有过基于 QEMU 或 ARM Fast Model 等模型进行 SoC 验证的经验；

- 有过处理 Cache 一致性（Snoop/DVM）或多核系统协同验证经验。